【技术笔记】Cadence 创建元器件 Pin 引脚的创建与设置

更多内容见专栏：【硬件设计遇到了不少问题】、【Cadence从原理图到PCB设计】

一、管脚 Pin 放置方式

1. 直接放置（快捷键【Shift】+【G】）

2. 按照Pin阵列放置引脚（快捷键【Shift】+【J】）

【Place】-【Pin Array】

3. 通过Excel表格创建元器件

当遇到管脚数目比较复杂的元器件的时候，一个输入引脚功能和编号比较费时费力，也比较容易出错，这时我们可以借用excel表格来创建元器件，方便快捷。下面我们以AD9135为例，详细分析借用excel表格来创建元器件的方法。


有关于填写的内容：
在第一行中填入初始的一些参数，然后点击表格左上角的空白，选中全部表格内容，ctrl+Insert进行复制，粘贴到excel表格中，作为模板，然后对其参数进行补齐。

序号	选项	含义
（1）	Number	Pin Number,必填
（2）	Name	Pin Name，必填
（3）	Type	脚输入输出的类型，必填
（4）	Pin Visibility	是否显示该引脚，“1”表示显示，0”表示不显示
（5）	Shape	Pin管脚的形状
（6）	PinGroup	在Allegro PCB Editor中允许交换的PIN脚的分组编号
（7）	Position	管脚放置的位置，必填
（8）	Section	有多个Part时，此Pin脚所在Part的名称，只有一个的话就填“A”，必填

在excel表格处理数据。先将需要新建的器件的管脚信息录入到Excel表格中，也可到所在器件厂家的官网下载相应信息。主要要整合的位置是Number与Name这两个选项，其它都是跟我们在orcad复制的模板是一致的，管脚的位置、Part类型、管脚的长度都可以在orcad里面再去做调整，这里做成一样的，关系不大。

二、引脚属性设置

1. 创建Pin设置，Edit Pin进行批量更改

2. Pin Type释义

序号	Pin Type	含义
（1）	Input	此类型引脚用于接收来自外部电路的信号，是信号进入元器件的入口。它仅能接收信号，不能向外输出信号，相当于信号的 “流入端”。当元器件需要从其他电路获取控制信号、数据信号等时使用。比如在一个逻辑门电路中，与门的输入引脚就会连接其他逻辑电路输出的高低电平信号，以此作为与门进行逻辑运算的依据。
（2）	Bidrectional	双向传输类型，一般用于DC-DC电路器件，双向引脚既可以作为输入引脚接收外部信号，也可以作为输出引脚向外部输出信号，能够在不同时刻根据电路的工作状态进行输入和输出功能的切换。在需要进行数据双向传输的场景中使用。例如，在计算机的内存与处理器之间的数据传输接口，数据既可以从处理器写入内存，也可以从内存读取到处理器，此时就会使用双向引脚。
（3）	Output	输出信号，一般用于IC类器件的输出管脚，该引脚的作用是将元器件内部处理后的信号输出到外部电路，是信号的 “流出端”。输出引脚能够提供一定的驱动能力，以推动后续连接的负载。当元器件完成对输入信号的处理后，需要将处理结果传递给其他电路时使用。例如，微处理器的输出引脚会将计算结果或控制指令输出给其他外围设备，像显示器、存储器等。
（4）	Open Collector	表示开集电集，一般用于三极管或者是MOS管。是基于三极管或场效应管的一种输出结构。对于 NPN 三极管构成的集电极开路输出，其集电极没有直接连接到电源，而是处于 “开路” 状态，需要外接上拉电阻到电源。当三极管导通时，引脚相当于接地；当三极管截止时，引脚处于高阻态，通过上拉电阻被拉到电源电压。可以方便地实现不同电压电平之间的转换。例如，将一个低电压的信号转换为高电压信号输出，只需改变上拉电阻连接的电源电压即可。多个集电极开路输出的引脚可以直接连接在一起实现 “线与” 功能，即只要有一个引脚输出低电平，总的输出就是低电平，只有所有引脚都输出高阻态时，输出才是高电平，常用于 I2C 等总线通信中。
（5）	Passive	无源类型，一般的信号管脚都选择该类型Passive 引脚表示该引脚不具备驱动能力，不产生或放大信号，主要用于传输信号、提供连接点或者作为无源元件（如电阻、电容、电感）的连接端。它本身不消耗或提供电能，只是在电路中起到信号传递或阻抗匹配等作用。当元器件中包含电阻、电容、电感等无源元件时，这些元件的引脚通常定义为 Passive 类型。例如，在一个滤波电路中，电容和电阻的连接引脚就是 Passive 引脚。用于简单的信号传输，不涉及信号的放大或处理。比如在一些信号转接板上，引脚主要起到将信号从一个地方传输到另一个地方的作用，这些引脚就可以定义为 Passive 类型。
（6）	3 State	三态类型，0与1与高阻态，一般用于逻辑门器件。三态引脚具有三种状态，分别是高电平、低电平和高阻态。高电平状态表示输出逻辑 1，低电平状态表示输出逻辑 0，而高阻态相当于引脚与电路断开连接，此时引脚不影响其他电路的状态，也不会对其他信号产生干扰。在多个设备共享同一总线的系统中，三态引脚非常重要。每个设备的输出引脚可以设置为三态，当该设备需要在总线上传输数据时，将引脚设置为高电平或低电平；当不需要传输数据时，将引脚设置为高阻态，让其他设备可以使用总线，避免了信号冲突。例如，在计算机的地址总线和数据总线上，各个外设的接口引脚通常采用三态设计。可以用于数据缓冲器或隔离器的设计。当需要在不同电路之间进行数据传输时，三态缓冲器可以在需要时传递数据，不需要时将电路隔离，防止相互干扰。
（7）	Open Emitter	表示开发射集，一般用于三极管或者是MOS管。Open Emitter 引脚与 Open Collector 类似，只不过它是基于三极管发射极的一种输出结构。对于 PNP 三极管构成的发射极开路输出，其发射极处于 “开路” 状态，需要外接下拉电阻到地。当三极管导通时，引脚相当于连接到电源；当三极管截止时，引脚处于高阻态，通过下拉电阻被拉到地电位。在一些需要特定电平驱动或者与特定类型电路配合的场合使用。例如，某些电路需要高电平驱动，但又不希望直接连接到电源，这时可以使用发射极开路输出，通过下拉电阻和外部电路的配合来实现合适的驱动电平。
（8）	Power	电源类型，，一般用于电源管脚。电源引脚用于为元器件提供工作所需的电能，分为正电源引脚（VCC、VDD 等）和负电源引脚（VSS 等）。正电源引脚连接电源的正极，负电源引脚连接电源的负极或地。所有需要电源才能正常工作的元器件都必须有电源引脚。比如，一个集成电路芯片需要通过电源引脚获取稳定的电压和电流，以维持其内部电路的正常运行。

2. Pin Shape释义

序号	Pin Shape	含义
（1）	CLOCK	时钟管脚，用于表示该引脚为时钟信号引脚。时钟信号在数字电路里是极为关键的同步信号，能为电路中的各个部件提供统一的时间基准，保障电路有序运行。各类数字集成电路（如微处理器、FPGA 等）中，时钟引脚会采用这种形状来明确标识，像微处理器的外部时钟输入引脚就会设计成 CLOCK 形状，便于电路设计人员快速识别。
（2）	Dot	低电平有效，在逻辑电路中，Dot 代表逻辑反相。从信号的逻辑状态来看，就意味着该引脚在低电平（逻辑 0）时执行特定功能，而不是高电平（逻辑 1）。
（3）	Dot-Clock	低电平有效的时钟信号
（4）	Line	线，Line 是最常见的引脚形状，一般表示普通的信号引脚，不具备特殊的逻辑或电气特性，只是用于传输普通的数字或模拟信号。泛应用于各种电路中，如数据信号、控制信号等的传输引脚。例如，在一个简单的数据传输电路中，数据输入和输出引脚通常采用 Line 形状。
（5）	Short Line	短线，Short Line 本质上和 Line 类似，也是用于表示普通信号引脚，只是视觉上引脚线更短。其功能与 Line 没有本质区别，主要是为了在绘制原理图时根据布局需求进行灵活调整，使原理图更加整洁美观。
（6）	Short Clock	短时钟，类似于 Short Line 与 Line 的关系，Short Clock 是 CLOCK 形状的短线版本。它表示该引脚为时钟信号引脚，只是引脚线更短，用于在布局受限的情况下清晰标识时钟引脚。
（7）	Zero Length	零线宽，Zero Length 表示该引脚在原理图上的长度为零，它主要用于一些特殊的连接需求，比如在进行层次化设计时，用于连接不同层次原理图之间的信号。这种引脚在原理图上不显示实际的线段，但在电气连接上是有效的。

三、引脚正确设置的重要性

Pin 引脚设置正确在电子电路设计、制造及产品使用的全生命周期中都起着关键作用，以下从多个维度详细论述其重要性：

1. 电路功能实现层面

（1）确保信号准确传输，引脚类型决定信号流向：引脚类型如输入（Input）、输出（Output）、双向（Bidirectional）等有明确的信号传输规则。若设置错误，信号传输会混乱。例如，把本应是输入引脚的设置成输出引脚，会使信号无法按预期进入元件，可能造成逻辑错误或系统崩溃。在数字电路中，微控制器的输入引脚接收外部传感器信号，若错误设置为输出，传感器信号无法正常接入，系统无法获取外界信息。另一方面，保证信号完整性：正确设置引脚的电气特性，如阻抗匹配、驱动能力等，对信号完整性至关重要。若引脚阻抗不匹配，信号在传输过程中会发生反射，导致信号失真、数据错误。在高速串行通信接口中，如 PCIe，引脚的阻抗匹配设置不当会使信号质量下降，影响通信的稳定性和数据传输速率。
（2）实现电路逻辑功能逻辑引脚设置影响逻辑运算：在逻辑电路中，引脚的逻辑属性设置决定了元件的逻辑功能。例如，与门、或门等逻辑门的输入输出引脚设置错误，会导致逻辑运算结果错误。在一个由多个逻辑门组成的复杂逻辑电路中，只要有一个引脚设置出错，整个电路的逻辑功能就会失效。控制引脚确保系统有序运行：许多电路中的控制引脚用于启动、停止、复位等操作。正确设置这些引脚能保证系统按预定顺序和条件运行。例如，微处理器的复位引脚（Reset）设置错误，可能无法在需要时对处理器进行复位操作，使系统陷入异常状态，无法正常启动或恢复。

2. 设计与开发流程层面

（1）提高设计效率，减少设计错误和反复修改：准确的引脚设置能避免在设计阶段出现因引脚问题导致的错误。若在设计初期就正确设置引脚，后续的原理图设计、PCB 布局布线等工作能顺利进行，减少因引脚设置不当而进行的反复修改，节省设计时间和成本。例如，在设计多层 PCB 时，若引脚设置有误，可能需要重新规划布线，甚至重新设计 PCB 板，大大延长设计周期。便于团队协作和沟通：在多人协作的项目中，统一且正确的引脚设置规范有助于团队成员之间的沟通和协作。每个成员都能根据准确的引脚信息理解电路设计意图，避免因引脚信息不一致而产生误解和错误。例如，硬件工程师和软件工程师可以依据正确的引脚设置进行硬件电路和软件程序的协同设计，提高开发效率。
（2）利于设计复用和扩展增强设计的可复用性：正确设置引脚的电路设计具有更好的可复用性。当需要在新的项目中使用类似的电路模块时，由于引脚设置规范、准确，模块可以方便地被复用，减少重复设计工作。例如，一些常用的传感器接口电路，只要引脚设置正确，就可以在不同的项目中直接复用，提高设计效率。支持电路功能扩展：在进行电路功能扩展时，正确的引脚设置能为新功能的添加提供便利。通过合理预留引脚或按照标准设置引脚，新的功能模块可以轻松地与原有电路进行连接和集成。例如，在设计一个可扩展的开发板时，正确设置引脚可以方便后续添加各种外设模块，如蓝牙模块、Wi-Fi 模块等。

3. 制造与测试层面

（1）保证制造质量引脚布局影响焊接质量：引脚的布局和设置对 PCB 制造过程中的焊接质量有重要影响。合理的引脚间距、排列方式等设置能确保焊接工艺的顺利进行，减少虚焊、短路等焊接缺陷。例如，对于引脚密集的 BGA 封装芯片，若引脚设置不合理，焊接时容易出现锡球桥接等问题，影响产品的可靠性。符合制造工艺要求：正确的引脚设置需要考虑制造工艺的要求，如引脚的尺寸、形状等要与制造设备和工艺相匹配。若引脚设置不符合制造工艺标准，可能导致制造过程中出现问题，甚至无法生产。例如，引脚的孔径大小设置不当，会影响钻孔工艺和后续的电镀、焊接等工序。
（2）方便测试与调试便于测试点设置：正确设置引脚可以方便地在电路中设置测试点，用于对电路的性能和功能进行测试和调试。通过将某些引脚作为测试点，可以方便地测量信号的电压、电流、频率等参数，及时发现电路中的问题。例如，在数字电路中，可以将关键信号的引脚引出作为测试点，使用示波器等仪器进行信号监测。支持故障定位和修复：准确的引脚信息有助于在测试和调试过程中快速定位故障点。当电路出现问题时，根据引脚的连接关系和功能设置，可以缩小故障排查范围，提高故障修复效率。例如，若某个引脚的信号异常，可以通过检查该引脚的连接电路和相关元件来确定故障原因。

4. 产品可靠性与稳定性层面

（1）降低故障发生率避免电气故障：正确的引脚设置可以减少因电气连接不当而导致的故障。例如，正确设置电源引脚和接地引脚，能确保电路有稳定的电源供应和良好的接地，避免因电源波动或接地不良而引起的电气故障。在一些对电源稳定性要求较高的医疗电子设备中，电源引脚和接地引脚的正确设置尤为重要。防止电磁干扰：合理的引脚设置可以降低电路中的电磁干扰（EMI）。通过正确安排引脚的位置和布线，可以减少信号之间的耦合和辐射，提高产品的电磁兼容性。例如，在高速电路中，将高速信号引脚与低速信号引脚分开布局，能有效减少信号之间的串扰，提高产品的可靠性。
（2）延长产品使用寿命减少引脚应力和损坏：正确的引脚设置可以使引脚在工作过程中承受合理的应力，减少因应力集中而导致的引脚损坏。例如，在机械振动较大的环境中，合理设置引脚的固定方式和连接强度，可以避免引脚因振动而松动或断裂，延长产品的使用寿命。保证长期稳定性：准确的引脚设置能确保电路在长期使用过程中的稳定性。引脚的电气性能和连接状态在长时间工作后可能会发生变化，正确的引脚设置可以使电路对这些变化具有更好的耐受性，保证产品的长期稳定运行。例如，在工业控制设备中，引脚设置正确可以使设备在恶劣的工业环境下长期可靠工作。

---

最后

更多内容见专栏：【硬件设计遇到了不少问题】

Cadence 笔记传送门：【Cadence从原理图到PCB设计】