欢迎来到尧图网

客户服务 关于我们

您的位置:首页 > 新闻 > 社会 > perf list PMU 缓存事件

perf list PMU 缓存事件

2024/12/22 11:10:47 来源:https://blog.csdn.net/weixin_45705773/article/details/144242346  浏览:    关键词:perf list PMU 缓存事件
事件标识事件解释PMU事件路径
l1d_cacheL1数据缓存的访问次数,L1缓存是CPU内部最快的缓存,位于距离CPU核心非常近的位置。armv8_pmuv3/l1d_cache/
l1d_cache_lmiss_rd表示从L1数据缓存读取数据时发生缓存未命中的次数。armv8_pmuv3/l1d_cache_lmiss_rd/
l1d_cache_refill当L1数据缓存发生未命中并且需要从低一级的缓存或内存中填充数据时所发生的事件次数。armv8_pmuv3/l1d_cache_refill/
l1d_cache_wbL1数据缓存执行写回操作的次数。armv8_pmuv3/l1d_cache_wb/
l1d_tlb访问L1数据Translation Lookaside Buffer(TLB)的次数。armv8_pmuv3/l1d_tlb/
l1d_tlb_refill表示L1数据TLB填充的次数,即当TLB缺失时的情况。armv8_pmuv3/l1d_tlb_refill/
l1i_cache访问L1指令缓存(Level 1 Instruction Cache)的次数。armv8_pmuv3/l1i_cache/
l1i_cache_lmiss指出L1指令缓存读取数据时发生的缓存未命中次数。armv8_pmuv3/l1i_cache_lmiss/
l1i_cache_refillL1指令缓存需要从低级缓存或内存中重新填充数据的事件次数。armv8_pmuv3/l1i_cache_refill/
l1i_tlbL1指令TLB的访问次数。armv8_pmuv3/l1i_tlb/
l1i_tlb_refillL1指令TLB因为缺失而进行填充的次数。armv8_pmuv3/l1i_tlb_refill/
l2d_cacheL2数据缓存的访问次数,通常容量更大但速度慢于L1缓存。armv8_pmuv3/l2d_cache/
l2d_cache_allocate分配L2数据缓存空间的事件次数。armv8_pmuv3/l2d_cache_allocate/
l2d_cache_lmiss_rd发生在L2数据缓存读取操作时的缓存未命中次数。armv8_pmuv3/l2d_cache_lmiss_rd/
l2d_cache_refillL2数据缓存需要填充的次数。armv8_pmuv3/l2d_cache_refill/
l2d_cache_wbL2数据缓存执行写回操作的次数。armv8_pmuv3/l2d_cache_wb/
l2d_tlbL2数据TLB的访问次数。armv8_pmuv3/l2d_tlb/
l2d_tlb_refillL2数据TLB填充的事件次数。armv8_pmuv3/l2d_tlb_refill/
l3d_cacheL3数据缓存的访问次数,通常是共享缓存,有更大的容量。armv8_pmuv3/l3d_cache/
l3d_cache_allocate分配L3数据缓存空间的次数。armv8_pmuv3/l3d_cache_allocate/
l3d_cache_lmiss_rdL3数据缓存读取操作时发生的缓存未命中次数。armv8_pmuv3/l3d_cache_lmiss_rd/
l3d_cache_refillL3数据缓存填充的次数。armv8_pmuv3/l3d_cache_refill/
ll_cache_miss_rd最后一级缓存读取操作时发生的缓存未命中次数。armv8_pmuv3/ll_cache_miss_rd/
ll_cache_rd最后一级缓存的读取次数。armv8_pmuv3/ll_cache_rd/

版权声明:

本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。

我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com